- Бизнес-Книги
- Боевики
- Детективы
- Детские книги
- Дом, Семья
- Зарубежная литература
- Искусство
- Классика
- Книги по психологии
- Компьютеры
- Любовные романы
- Наука, Образование
- Периодические издания
- Повести, рассказы
- Поэзия, Драматургия
- Приключения
- Публицистика
- Религия
- Современная проза
- Справочники
- Фантастика
- Фэнтези
- Юмор
А. К. Поляков — Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Понравилась книга? Поделись в соцсетях:
Автор: А. К. Поляков
Издатель: СОЛОН-Пресс
Год: 2010
ISBN: 5-98003-016-6
Описание: Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language – HDL) – Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.